术语结论
采样保持（Sample and Hold (S/H)）
在 A/D 转换瞬间将模拟信号值冻结保持稳定供转换器完成量化的电路；采样保持电路在采样阶段跟踪输入信号在保持阶段冻结信号值。没有采样保持的 A/D 在转换期间信号变化会使量化产生误差，尤其高频信号误差更大。采样保持的孔径时间（从采样到保持的切换延迟）决定可处理的最高信号频率，优质 S/H 孔径时间<1ns。现代逐次逼近型 A/D 内置采样保持电路，Σ-Δ 型 A/D 因过采样机制通常不需要外部 S/H。
解释与关联
常见应用
- 高速A/D转换
- 信号瞬时值采样
常见问题
为什么需要采样保持
A/D转换需要时间（逐次逼近型约1~10μs），转换期间信号变化产生误差；S/H冻结信号值使转换期间输入不变消除误差。
孔径时间影响什么
孔径时间内的信号变化产生孔径误差；高频信号变化快孔径误差大，需选孔径时间<1ns的高速S/H。
内容边界与下一步
采样保持属「数据处理」范畴，具体型号、量程与适用条件以 xmsiyb.com 正式技术资料为准；本词条仅作概念与技术路线说明。
